[지재 판결문] 특허법원 2022허6242 - 등록무효(특)

[지재] 특허법원 2022허6242 - 등록무효(특).pdf

0.82MB

[지재] 특허법원 2022허6242 - 등록무효(특).docx

0.02MB

- 1 -
특 허 법 원
제 부
결
사 건 허 등 효 특2022 6242 ( )
원 고 주식회사 A
자 사내이사 B
소송 리인 법 법인 태평양( ) 
담당변 사 희 창, 
소송 리인 특허법인 태평양
담당변리사 병철
고 주식회사 1. C
자 사내이사 D
주식회사 2. E
이사 F
주식회사 3. G
자 사내이사 H
- 2 -
고들 소송 리인 변리사 복
고들 소송복 리인 변리사 이 민
변 종 결 2023. 7. 13.
결 고 2023. 8. 24.
주 문
1. 특허심 원이 당 사건에 여 심결 취소 다2022. 10. 24. 2021 3151 .
2. 소송 용 고들이 부담 다.
청 구 취 지
주 과 같다.
이 유
1. 기초사실
가. 원고 이 사건 특허 명 갑 증( 2 )
1) 명 명칭: 압구동 식 동 류 회 
2) 출원일 등 일 등 번/ / : 2003. 3. 3./ 2005. 7. 15./ 10-0503406
3) 청구범
청구항 1【 】동 류 회 에 있어 상 동 류 극 별 , 
극 별용 다이 드 이 ( 구 요소 ‘ 1’이라 다 상 극 별용 다이 드 연결); 
며 상 동 류 어신 를 생 어신 생부 이 , ( 구 요소 ‘ 2’
- 3 -
라 다 상 어신 생부 어신 에 라 상 동 류 과도상태에 ); 
능 향상시키 푸쉬 풀 증폭회 부 이 - (push-pull) ( 구 요소 ‘ 3’이라 다); 
상 동 류 차 류다이 드를 신 는 도체스 단 이 2 ( 구 요소 ‘ 4’
라 다 포함 여 것 특징 는 압구동 식 동 류 회 이 ) ( 이 ‘
사건 항 명1 ’이라 고 나 지 청구항도 같 식 부른다, ). 
청구항 2【 】 항에 있어 상 도체스 단 채 이고 상1 , n MOSFET , 
채 드 인 단자 소 스 단자에는 류 다이 드 캐소드 단자 n MOSFET
애노드 단자가 각각 연결 는 것 특징 는 압구동 식 동 류 회 .
청구항 3【 】 항 또는 항에 있어 상 어신 생부는 항과 1 2 , , 1 
항 트랜지스 구 고 상 항 일 단자 상 극2 npn 1 , 1 
별용 다이 드 애노드 단자 상 트랜지스 베이스 단자는 공통 속1 
고 상 항 일 단자는 상 트랜지스 컬 단자 속 고 상, 2 1 , 
트랜지스 이미 단자는 상 소 스 단자 연결 는 것 특1 MOSFET
징 는 압구동 식 동 류 회 .
청구항 4【 】 항에 있어 상 푸쉬 풀 증폭회 부는 트랜지스 3 , - npn 2 
트랜지스 구 고 상 트랜지스 트랜지스 베이스 pnp 3 , 2 3 
단자들 공통 속 어 상 트랜지스 컬 단자 연결 고 상 1 , 
트랜지스 컬 단자는 상 항과 항 타 단자 공통 2 1 2 
속 어 어 원에 연결 고 상 트랜지스 컬 단자는 상 , 3 MOSFET
소 스 단자 연결 고 상 트랜지스 트랜지스 이미 단자들 , 2 3 
공통 속 어 상 게이트 단자에 연결 는 것 특징 는 압MOSFET
- 4 -
구동 식 동 류 회 .
4) 명 주요 내용과 도면
가 기술 분야. 
본 발명은 [0002] 전압구동방식 동기정류기 회로에 관한 것으로서 더 상세하게는 , 동기정류
기의 전압 극성을 검출하여 동기정류기의 구동신호를 발생하도록 함으로써 전원회로의 차2
측 정류회로에서의 전력손실을 감소시켜 효율을 증가시키고 단순한 회로구조로 다양하게 
응용할 수 있는 전압구동방식 동기정류기 회로에 관한 것이다.
나 배경기술 . 
[0003] 한편 본 발명은 동기정류기 전원회로의 차측 정류용 다이오드로 사용되는 , 2 다이오드
의 전압강하에 의한 전력손실을 줄이기 위해 정류용 다이오드를 대신하여 도통저항이 작은 
반도체스위치를 사용하여 전력손실을 줄이는 전압구동방식 동기정류기 회로에 관한 것이다.
당업자에게 잘 알려진 바와 같이 최근 전기 전자 통신 기기의 데이터 처리속도가 증[0004] , / /
가하면서 출력전력은 크고 출력전압은 낮은 전원회로의 필요성이 커지고 있다 그러나 출력. 
전력은 크고 출력전압이 낮은 전원회로의 경우, 차측 정류용 다이오드로 사용되는 다이오2
드의 전압강하에 의한 전력손실이 크고 이로 인해 전체 전원회로의 효율이 저하되는 문제
점이 있다.
다 발명이 이루고자 하는 기술적 과제. 
따라서 본 발명이 이루고자 하는 기술적 과제는 상기와 같은 종래기술의 문제점을 [0005] , 
해결하기 위한 것으로서, 동기정류기의 전압 극성을 검출하여 동기정류기의 구동신호를 발
생하도록 함으로써 전원회로의 차측 정류회로에서의 전력손실을 감소시켜 효율을 증가시2
키고 단순한 회로구조로 다양하게 응용할 수 있는 전압구동방식 동기정류기 회로를 제공함
에 그 목적이 있다. 
한편 본 발명이 이루고자하는 다른 기술적 과제는 동기정류기 전원회로의 차측 정[0006] , , 2
류용 다이오드로 사용되는 다이오드의 전압강하에 의한 전력손실을 줄이기 위해 정류용 다
이오드를 대신하여 도통저항이 작은 반도체스위치를 사용하여 전력손실을 줄이는 전압구동
방식 동기정류기 회로를 제공하는데 그 목적이 있다. 
다 발명의 내용. 
도 은 본 발명에 따른 전압구동방식 동기정류기 회로의 일실시예의 구성도이다[0014] 1 . 
- 5 -
도 을 참조하면 본 발명의 동기정류기 회로 는 동기정류기의 전압극성을 판별하[0015] 1 , (10)
기 위한 극성판별용 다이오드(Dd)와 극성판별용 다이오드 와 연결되며 동기정류기; (Dd) , (10)
의 제어신호를 발생하기 위한 제어신호 발생부(12)와 제어신호 발생부 의 제어신호에 따; (12)
라 동기정류기 의 과도상태에서의 성능을 향상시키기 위한 (10) 푸쉬 풀 증폭회로- (push-pull) 
부(14)와 동기정류기 의 차 정류다이오드를 대신하는 ; (10) 2 반도체스위치부 를(16) 포함하여 
이루어진다.
도 동기 정류기의 회로도1. 
상기에서 반도체스위치부 는 채널 이고 채널 의 드레[0016] (16) n MOSFET(Q4) , n MOSFET(Q4)
인 단자와 소오스 단자에는 출력정류용 다이오드 의 캐소드 단자와 애노드 단자가 각각 (Dak)
연결된다. 
상기 제어신호 발생부 는 제 저항 과 제 저항 및 형 제 트랜지스터[0017] (12) , 1 (R1) 2 (R2) npn 1 
로 구성되고 제 저항 의 일측단자와 극성판별용 다이오드 의 애노드 단자와 제(Q1) , 1 (R1) (Dd)
트랜지스터 의 베이스 단자는 공통 접속되고 제 저항 의 일측단자는 제 트랜지1 (Q1) , 2 (R2) 2 
스터 의 컬렉터 단자와 접속되고 제 트랜지스터 의 이미터 단자는 반도체스위치인 (Q2) , 1 (Q1)
의 소오스 단자와 연결된다MOSFET(Q4) . 
상기 푸쉬 풀 증폭회로부 는 형 제 트랜지스터 와 형 제 트랜지스터[0018] - (14) npn 2 (Q2) pnp 3 
로 구성되고 제 트랜지스터 와 제 트랜지스터 의 베이스 단자들은 공통으로 (Q3) , 2 (Q2) 3 (Q3)
- 6 -
접속되어 제 트랜지스터 의 컬렉터 단자와 연결되고 제 트랜지스터 의 컬렉터 단1 (Q1) , 2 (Q2)
자는 제 저항 과 제 저항 의 타측 단자와 공통으로 접속되어 제어전원 에 연결1 (R1) 2 (R2) (Vcc)
되고 제 트랜지스터 의 컬렉터 단자는 반도체스위치인 의 소오스 단자와 , 3 (Q3) MOSFET(Q4)
연결되고 제 트랜지스터 와 제 트랜지스터 의 이미터 단자들은 공통으로 접속되어 , 2 (Q2) 3 (Q3)
의 게이트 단자에 연결된다MOSFET(Q4) . 
상기에서 제어전원 은 도 에 도시한 동기정류기 의 제어전원으로 반도체스위[0019] (Vcc) 1 (10)
치인 의 드레인 과 연결하여 사용할 수도 있고 출력전압과 연결하여 사용할 MOSFET(Q4) (k) , 
수도 있으며 주변압기에서 보조권선을 이용하여 연결할 수도 있다, . 
상기와 같이 구성된 본 발명에 따른 전압구동방식 동기정류기 회로의 작용을 도 을 [0020] 1
참조하여 설명하면 다음과 같다. 
즉 전술한 바와 같이 [0021] , 극성판별용 다이오드(Dd)는 동기정류기 의 전압극성을 판별(10)
하는 역할을 하며 제 저항 제 저항 및 제 트랜지스터 는 동기정류기의 제어; 1 (R1), 2 (R2) 1 (Q1)
신호를 발생한다 제 트랜지스터 와 제 트랜지스터 는 동기정류기 의 과도상태. 2 (Q2) 3 (Q3) (10)
에서의 성능을 향상시키기 위한 푸쉬 풀 증폭회로이고- (push-pull) ; 는 종래기술MOSFET(Q4)
에서의 차측 정류다이오드를 대신하는 반도체스위치2 이다. 
상기와 같은 본 발명의 동기정류기는 도 에 도시한 바와 같이 [0022] 1 출력정류용 다이오드
가 역전압으로 소거 되어야 하는 경우(Dak) (off) 인 반도체스위치 소오스 드레인 간 전압Vak( - )
가 음 인 값을 가질 때에는 극성판별용 다이오드 는 소거되고 제 저항 은 제 트랜(-) (Dd) 1 (R1) 1 
지스터 을 구동시키게 되어 제 트랜지스터 이 도통 되며 따라서 제 트랜지스터(Q1) 1 (Q1) (on) , 3 
는 도통되어 풀 다운 상태 반도체스위치인 의 구동신호는 제거됨으로써 (Q3) ( - ) MOSFET(Q4)
는 소거MOSFET(Q4) 된다. 출력정류용 다이오드 가 순방향 전압으로 도통되어야 하는 경(Dak)
우인 가 양 의 값을 가질 때에는 극성판별용 다이오드 는 도통되어 제 트랜지스Vak (+) (Dd) 1 
터 이 소거되고 제 트랜지스터 는 도통되어 풀 업 상태 반도체스위치 (Q1) 2 (Q2) ( - ) MOSFET(Q4)
를 구동함으로써 는 도통MOSFET(Q4) 된다. 이와 같이 반도체스위치 내부의 다이오드 전(Q4) 
압신호를 검출하여 의 도통저항이 작은 반도체스위치를 정류용 다이오드와 동MOSFET(Q4)
일하게 도통과 소거를 함으로써 정류용 다이오드를 대신하게 된다.
라 발명의 효과. 
[0023] 이상에서 설명한 바와 같이 본 발명에 따른 전압구동방식 동기정류기 회로는, 동기정
- 7 -
나. 행 명 갑 증( 4 )
공고 민국 등 특허공보 에 게재 향 동 2002. 7. 8. 10-0321310 ‘
류 용 동 구동회 에 것 그 주요 내용과 도면 다 과 같다’ , .
류기의 전압 극성을 검출하여 동기정류기의 구동신호를 발생하도록 함으로써 전원회로의 2
차측 정류회로에서의 전력손실을 감소시켜 효율을 증가시키고 단순한 회로구조로 다양하게 
응용할 수 있게 하는 이점을 제공한다 이와 같이 본 발명은 . 전원회로의 차측 정류용 다이2
오드를 대신하여 도통저항이 작은 반도체스위치를 사용함으로서 전력손실을 줄일 수 있다. 
기술분야 
본 발명은 [0002] 동기 정류기를 채용한 순방향 변환기용 동기 및 구동 회로(forward) 에 관
한 것이다. 
배경 기술 
동기 정류기를 채용한 공지된 순방향 [0003] 스위칭 전력 공급 회로에 있어서, 제 차측 다2 
이오드는 더욱 저 온 상태 전압 강하 를 성취할 트랜지스터로 - (lower on-state voltage drop)
교체된다. 다이오드가 애노드에서 캐소드로 전도했을 시에 트랜지스터는 채널 전력 (N-
에 대해 소스에서 드레인으로 전도하도록 바이어스 되어야 하고 역으로 다이오드MOSFET ) , , 
가 캐소드에서 애노드로 차단 했을 시에 드레인에서 소스로 전압을 차단하도록 게이트(block)
되어야 한다. 
이런 공지된 동기 정류 회로에 있어서[0004] , 트랜지스터에 대한 게이트 신호는 출력 인덕
터 전류의 굴곡점 에 가능한 근접하여 동기화되어야 하는데 상기 굴곡점은 (inflection point) , 
사각형파 출력 인덕터 전압의 제로 교차점에 대응한다. 게이트 신호는 자기 구동 될 수 있 " - "
거나 즉 게이트 신호는 회로에 직접 접속될 수 있거나 제어 동기화 될 수 있다 즉 동기화 ( , ), " " ( , 
신호는 회로내의 어떤 포인트로부터 유도되어 게이트 구동기에 공급된다, MOSFET ). 
종래 기술의 동기 정류 회로의 결점을 극복하기 위하여 본 발명은 변환기의 [0009] , 출력 인
덕터 양단의 전압을 모니터하고, 한 트랜지스터가 다른 것이 오프 상태일시에 항상 온상태이
고 그리고 그 역으로 되도록 인덕터 전압의 전이 에 응답하여 트랜지스터를 선택, (transition)
적으로 게이트함으로써 발생된 자기 구동 게이트 신호를 제공" - " 한다. 
- 8 -
해결수단 
도 동기 정류기의 블록 회로도1. 
본 발명에 따른 동기 정류기 가 도 에 도시되어 있으며 상기 정류기 는 제 차 [0011] (10) 1 , (10) 1
회로 및 제 차 회로 를 포함한다(20) 2 (30) . 제 차 회로1 (20)는 전압원 변압기 의 제 차 Vin, (12) 1
권선 스위치 변압기 의 코어 를 리세트하는 리세트 권선 및 리세트 다이(11), SP, (12) (core) (13) , 
오드 를 포함한다 간략화를 위해 스위치 는 단극단투Dr . SP (single pole single-throw)1) 스위 
치로서 표시되지만 상기 스위치는 전력 또는 절연 게이트 바이폴과 트랜지스터, MOSFET 
와 같은 통상적인 게이트된 반도체 스위치일 수 있다(IGBT) MOS- .
[0012] 제 차 회로2 (30)는 제 차 권선 출력 인덕터 출력 캐패시터 제 전력 트랜지2 (14), L, C, 1 
스터 및 S1 제 전력 트랜지스티 2 S2를 포함한다 각 전력 트랜지스터 는 그 양단의 . S1 , S2
병렬이 아닌 다이오드를 포함한다. 
[0013] 비교기 는 출력 도체 양단에 접속되어 그 양단의 전압 즉 전압 및 간(40) L , , VA Vout 
의 전위차를 감지한다. 비교기 는 트랜지스터 의 게이트에 접속된 출력 및 트랜지스터 (40) S1 , 
의 게이트에 접속된 반전 출력을 갖는다S2 . 
[0014] 인덕터 양단의 전압 이 정일시L V2 에 트랜지스터 는 바이어스 온되고, S1 , 트랜지스터 
는 바이어스 오프S2 된다 역으로. , 전압 이 부일시VL 에, 트랜지스터 는 바이어스 온S2 되고 트, 
랜지스터 는 바이어스 오프된다S1 . 
- 9 -
1) 나 입 과 나 출 갖는 소자 
2) 변압 에 압 변 시 는 값 
따라서 정류기 는 동작의 두 개의 모드를 갖는다[0015] , (10) . 제 모드1 (Mode 1)에서 트랜지, 
스터 에는 전류가 온 및 전도되고S1 , 트랜지스터 에는 전류가 오프 및 차단S2 된다. 제 모드2 
(Mode 2)에서 트랜지스터 에는 전류가 오프 및 차단되고, S1 , 트랜지스터 에는 전류가 온 S2
및 전도된다. 
도 제 모드에서 도 의 등가회로2. 1 1 도 제 모드에서 도 의 등가회로3. 2 1
VA-VO = dIL/dt ] 0 VA-VO = dIL/dt [ 0
[0016] Mode 1에 대해서는 도 의 등가 회로를 참조로 하여 더욱 더 이해될 수 있는데 여2 , 
기에서 는 제 차 전선 양단의 전압VS 2 (14) 을 나타니고 트랜지스터 는 이상 다이오, S1 (ideal) 
드 로 표시되며 출력 전압은 출력 전압원 로 표시된다 각종 전압간의 관계는 아래와 S1 , Vo . 
같다 즉 및 이다 가 보다 크므로: , VS = VL + Vo , VL = VS - Vo . VS Vo , 은 정이다VL . 
또한 에서의 은 램프업 하거나 증가한다 따라서[0017] , Mode 1 IL (ramp up) . , 는 정이다. 
이므로 이런 해석은 또한 의 에서 정임을 나타낸다, VL Mode 1 . 
트랜지스터 에는 전류가 차단되고 트랜지스터 에는 전류가 전도되는 [0018] S1 , S2 Mode 2는 
도 에 도시된 등가 회로로 표시될 수 있는데 여기서 트랜지스터 는 이상 다이오드 로 3 , S2 S2
표시된다 에 대한 등가 회로에서와 같이 이다 이어서. Mode 1 , VS = VL + Vout . , VL = VS - 
이다 여기서 는 보다 작은 볼트이어서Vout . , VA Vout 0 , 은 부이다VL . 또한 에서 은 , Mode 2 , IL
감소하거나 램프 다운된다 따라서. , 는 부이다. 이므로 이런 해석은 이 , VL Mode 2
에서 부임을 나타낸다.
- 10 -
도 도 의 동작 파형도 주요 파형 발췌4. 1 ( )
[0020] 도 에서5 , 비반전 트랜지스터 비교기 및 Q1 관련된 푸시 풀 구동 트랜지스터 및 ( - ) Q3 
Q4 와 반전 트랜지스터 비교기 및 , Q2 관련된 푸시 풀 구동 트랜지스터 및 ( - ) Q5 Q6를 포함
하는 도 의 비교기 의 상세 구현이 도시된다1 (40) . 트랜지스터 및 는 Q1 Q2 접지에 대한 전압 
에 응답Vsense 하는데 여기서 는 및 , Vsense VL VA의 함수로서 변한다. 
[0021] Mode 1에서, 는 보다 커서 즉 VA Vout ( , VA = Vin·(NS/NP)2) 은 대략 , Vsense Vout + 
Vfd 과 같은 정 전압인데 여기서 , 은 다이오드 양단의 순방향 강하 전압Vfdl D1 이다 이는 . 
트랜지스터 가 바이어스 온되게 하고 트랜지스터 가 바이어스 오프되게 한다 그래서Q1 , Q2 . , 
의 에미터로부터의 출력은 가 턴 온되게 하고 가 턴 오프되게 하는 정 전압이다Q1 Q3 , Q4 . 
따라서 의 게이트에서의 전압은 약 로 상승하고 은 턴 온한다 역으로 의 콜렉, S1 Vzz , S1 . , Q2
터로 부터의 출력은 약 볼트인 데 이는 이 턴 온하게 하고0 , Q6 , 의 게이트에 차지S2
를 스위프 오프 하며 이를 턴 오프(charge) (sweep off) , 시킨다. 
[0022] Mode 2에서 는 즉 VA Vout( , VA 볼트 보다 작아 0 ) Vsense = VA 볼트 0 이다 이는 . 
트랜지스터 이 바이어스 오프되게 하고 가 바이어스 온되게 한다 그래서 의 콜레Q1 , Q2 . , Q2
터로 부터의 출력은 가 턴 온되게 하고 가 턴 오프되게 하는 정의 전압이다 따라서Q5 , Q6 . , 
의 게이트에서의 전압은 약 로 상승하고S2 Vzz , 는 턴 온한다S2 역으로 의 에미터로 부터. , Q1
의 출력은 약 볼트인데 이는 가 턴 온하게 하고 의 게이트에 차지를 스위프 오프하0 , Q4 , S1
게 하며 이를 턴 오프시킨다, .
- 11 -
도 도 의 상세 회로도5. 1
따라서 및 의 게이팅은 인덕터 양단의 전압 의 함수인데 즉 [0023] , S1 S2 L VL , 이 정일시VL
에 는 바이어스 온되고, S1 의 게이트는 그의 소스에 대해 정임(S1 ), 는 바이어스 오프된다S2
의 게이트는 그의 소스에 대해 로우임 다른 한편(S2 ). , 이 부일시에 는 바이어스 오프되VL , S1
고 는 바이어스 온, S2 된다. 
잇점으로[0024] , 트랜지스터의 게이트는 제 차 회로 내의 조건 즉 2 (30) , 인덕터 전압 을 감VL
지함으로써 자기 구동 된다" " 따라서 변압기 내에서 값비싸고 예견할 수 없고 느린 광절. , (12) , , 
연체 또는 부가적인 권선이 필요 없다 게다가 불연속 소자의 효율적인 활용으로. , (discrete) , 
값비싼 집적 회로형 비교기에 대한 필요성을 제거한다.
[0025] 다이오드 는D1 잇점으로 전압 입력을 및 로 제한하는 이상의 한 다이오드 Q1 Q2 Vout
강하 로 (drop) 에서의 전압을 제한Vsense 한다 따라서. , 회로는 의 피크값에서는 뒤로 발진되VA
지 않는데 그 이유는 그런 피크값이 본 발명의 회로내에서 피드백되지 않기 때문이다, . 게다 
가 의 최대 익스커션 을 약 로 제한함으로써 트랜지스터는 가 전Vsense (excursions) Vout , Vout
압 이하일시에 즉 가 보다 작을 시 오프( , Vout 1 ) 되어 변환기의 개시 특성을 향상시킨다, .
[0026] 은 내지 을 구동하기 위한 구동 전압 즉 의 엑스트라 D1 Q1 Q6 ( , Vsense= Vout+ Vfdl)
- 12 -
다. 이 사건 심결 경
1) 고들 특허심 원에 원고를 상 이 사건 에 항 명 2021. 10. 27. ‘ 1 4
그 명이 속 는 분야에 통상 지식 가진 사람 이 통상 자라 다( ’ ‘ )
이 행 명에 해 쉽게 명 있는 것 신규 과 진보 이 부 다 고 주장.’
면 이 사건 특허 명에 등 효심 청구 다.
2) 특허심 원 해당 심 청구를 당 심리 다 이 사2021 3151 , 2022. 10. 24. ‘
건 특허 명 행 명에 해 진보 이 부 다 는 이 고들 심 청구를 인용.’
는 심결 이 이 사건 심결이라 다 다( ‘ ’ ) .
인 근거【 】다 없는 사실 갑 에 증 변 체 취지, 1 4 , 
2. 당사자의 주장
가. 원고
다 과 같 이 이 사건 특허 명 진보 이 부 지 않는다 그런데도 이 . 
결 달리 이 사건 심결 법 다.
1) 행 명에는 이 사건 항 명에 이르 동 가 시 어 있지 않1
다이오드 강하를 허용한다 그럼에도 불구하고 가 내지 에 대한 적당한 구동 전압. , Vout Q1 Q6
을 허용하지 않는 더욱 저출력이도록 설계될 경우 다이오드 의 캐소드는 에 접속될 수 , D1 Vzz
있다 따라서 더욱 고 전압은 내지 을 구동하도록 성취된다 즉. , Q1 Q6 ( , Vsense = Vzz + VfD).
발명의 효과 
잇점으로 트랜지스터의 게이트는 제 차 회로 내의 조건 즉 [0024] , 2 (30) , 인덕터 전압 을 감VL
지함으로써 자기 구동 된다 따라서 변압기 내에서 값비싸고 예견할 수 없고 느린 광절" " . , (12) , , 
연체 또는 부가적인 권선이 필요없다 게다가 불연속 소자의 효율적인 활용으로. , (discrete) , 
값비싼 집적 회로형 비교기에 대한 필요성을 제거한다. 
- 13 -
고 스 를 구동 는 압 별 상 단 히 인 양단에 동 류 출 단, 
변경 경우 회 는 작동 지 않는다 이 사건 항 명 사후 고찰 없이 행. 1
명 부 쉽게 도출 없다.
2) 이 사건 항 명 진보 이 부 므 이 사건 항 명 종속항인 이 사1 , 1
건 항 명 역시 진보 이 부 다2, 3, 4 .
나. 고들
이 사건 특허 명 행 명에 해 진보 이 부 다 라 이 결 이 같 . 
이 사건 심결 법 다.
3. 이 사건 심결의 위법 여부
가. 이 사건 항 명 진보 부 여부1
1) 이 사건 항 명과 행 명 구 1
구성
요소 
이 사건 제 항 특허발명1 선행발명
전제부
동기정류기 회로 에 있어서(10) , 본 발명은 [0002] 동기 정류기를 채용한 
순방향 변환기용 동기 및 구동 (forward) 
회로에 관한 것이다. 
1
상기 동기정류기의 극성을 판별하기 위
한 극성판별용 다이오드(Dd)
[0025] 다이오드 는D1 잇점으로 전압 
입력을 및 로 제한하는 Q1 Q2 이상Vout 
의 한 다이오드 강하 로 에(drop) Vsense
서의 전압을 제한한다 따라서 회로는 . , 
의 피크값에서는 뒤로 발진되지 않는VA
데 그 이유는 그런 피크값이 본 발명의 , 
회로내에서 피드백되지 않기 때문이다. 
게다가 의 최대 익스커션Vsense
을 약 로 제한(excursions) Vout 함으로써, 
트랜지스터는 가 전압 이하일시에 Vout
즉 가 보다 작을 시 오프되어( , Vout 1 ) , 
- 14 -
2) 공통 과 차이 분
가) 부 구 요소 5
변환기의 개시 특성을 향상시킨다.
2
상기 극성판별용 다이오드와 연결되며, 
상기 동기정류기의 제어신호를 발생하
기 위한 제어신호 발생부(12)
도 에서[0020] 5 , 비반전 트랜지스터 비
교기 Q1 및 관련된(푸시 풀- 구동 트랜) 
지스터 및 Q3 Q4 와 , 반전 트랜지스터 
비교기 Q2 및 관련된(푸시 풀- 구동 트) 
랜지스터 및 Q5 Q6를 포함하는 도 의 1
비교기 의 상세 구현이 도시된다(40) . 
3
상기 제어신호 발생부의 제어신호에 따
라 상기 동기정류기의 과도상태에서의 
성능을 향상시키기 위한 푸쉬 풀-
증폭회로부(push-pull) (14)
4
상기 동기정류기의 차 정류다이오드를 2
대신하는 반도체스위치 수단(16)
따라서 및 의 게이팅은 [0023] , S1 S2 
인덕터 양단의 전압 의 함수인데L VL , 
즉 이 정일시에 는 바이어스 온VL , S1 
되고 의 게이트는 그의 소스에 대해 (S1 
정임 는 바이어스 오프된다 의 ), S2 (S2 
게이트는 그의 소스에 대해 로우임 다). 
른 한편, 이 부일시에 는 바이어VL , S1 
스 오프되고 는 바이어스 온, S2 된다. 
5
을 포함하여 된 것을 특징으로 하는 전
압구동방식 동기정류기 회로(10)
본 발명은 [0002] 동기 정류기를 채용한 
순방향 변환기용 동기 및 구동 (forward) 
회로에 관한 것이다. 
도면 [ 1] 도면 [ 5]
- 15 -
양 명 구 특 지 극 별 여 작동 는 압구동 식 
동 류 회 라는 에 동일 다.
나) 구 요소 1
구 요소 동 류 극 별 극 별용 다이 드 1 (Dd)
동 류 출 극 별 는 면 행 명 구 동 류, (D1)
출 압 압 분 값(10) VA 3) 평 회 출 압 사이 Vsense (L, C) Vout 
에 연결 어 사이 압크 를 함 써 결과 Vsense Vout 인 L
양단 압 극 별VL 는 에 차이가 있다 이 ( ‘차이 이라 다’ ) 
선행발명 도5
다) 구 요소 2
(1) 양 명 구 극 별용 다이 드 연결 어 푸쉬 풀 증폭회 에 -
어신 를 달 는 어신 생부라는 에 동일 다.
(2) 이에 여 원고는 구 요소 는 개 트랜지스 가 개 동, 2 (Q1)
3) 항 과 항 병 항값 사이 압분 값이다 R1 R2 R3 .
- 16 -
류 에 어신 를 생시키는 면 행 명 구 개 트랜지스, 
가 개 동 류 각각에 어신 를 생시키는 에 차이가 있다(Q1, Q2)
고 주장 다 그러나 다 과 같 이 양 명 구 실질 차이가 있다. 
고 보 어 다 라 원고 주장 아들이지 않는다. .
가( ) 이 사건 항 명 구 요소 가 개 트랜지스 만 포함 는 것1 2
고 있지 않다 이 사건 항 명에 구 요소 는 극 별용 다이 드 . 1 2
연결 어 동 류 어신 를 생 다고만 재 어 있 뿐이다 즉 이 사건 ( , 1
항 명 구 요소 가 트랜지스 구 다고 고 있지도 않다2 ).
나( ) 이 사건 항 명 실시 회 에 몇 개 트랜지스 구 1
어신 생부가 몇 개 동 류 에 어신 를 생시킬지는 해당 회 에 이 
사건 항 명 동 류 가 몇 개 류다이 드를 체 는지에 를 뿐이다1 . 
행 명에 개 류다이 드가 개 도체 스 트랜지스 체 므 행2 2 ( ) , 
명 어신 부가 개 트랜지스 구 어 있 뿐이다2 .
다( ) 행 명에 트랜지스 도체 스 트랜지스 는 Q1 S1 , Q2
도체 스 각각 독립 어신 를 공 뿐 상 존 이지 않다 행S2 (
명 과 가 에 있어 작동 는 것 해당 트랜지스 에 입Q1 Q2 -
는 신 가 이 이지 과 가 상 간에 향 주 이 아니다 행, Q1 Q2 ). 
명 트랜지스 는 류용 다이 드 개 에 맞추어 구 요소 를 단 복 Q1, Q2 2
것에 불과 다.
라) 구 요소 3, 4
(1) 양 명 구 푸쉬 풀 증폭회 가 어신 생부 어신 를 -
- 17 -
증폭 뒤 해당 신 를 도체 스 달 고 구 요소 해당 도체 스 가 ( 3), 
류다이 드를 체 는 구 구 요소 이라는 에 실질 동일 다( 4) .
(2) 이에 여 원고는 구 요소 푸쉬 풀 증폭회 는 에 연결 고 행3 - Vcc , 
명 푸쉬 풀 증폭회 는 에 연결 는데 는 외부 원인 달리 3 - Vzz , Vcc Vzz Q4
드 인 또는 출 에도 연결 있는 에 차이가 있다고 주장 다(k) .
그러나 행 명 아래 명 재에 면 차 회 출 압에 해당 , 2
는 가 푸쉬 풀 증폭회 를 작동 에 충분 압 가질 경우 에 Vout - , Vzz Vout
연결 는 것도 가능 것 보인다 그런데 이 사건 항 명에 명시 재. 1
어 있지는 않 나 드 인 또는 출 압이 행 명이 개시 는 조건인 , Q4 (k) ‘
향 항 이도 매우 높 경우를 충족 지 못 경우 이 사건 항 명에 ’ , 1
해당 지 에 연결 는 것 행 명과 마찬가지 부 것 보인다 결Vcc . 
국 구 요소 행 명 는 명칭만 다를 뿐 외부 원 또는 경우에 , 3 Vcc Vzz
라 출 압 등에 연결 있는 푸쉬 풀 증폭회 어 원이라는 에 실질-
동일 다 라 원고 이 부분 주장 아들이지 않는다. .
선행발명 
[0030] 가 충분한 구동 진압을 및 의 게이트에 제공하여 그의 순방향 저항을 줄이도Vout S1 S2 , 
록 즉 트랜지스터 및 를 상당히 향상시키도록 매우 높을 경우에 로서 이용될 수 있( , S1 S2 ) Vzz
다 은 을 차지할 블리딩 저항 역할을 한다 는 전류를 회로에 제공하여 제. R8 C3 (bleeding) . C3 , 
너 다이오드 의 항복 전압 에 따라 을 유지한다 가 보다 클 경우 는 대D2 VD2 Vzz . VA VD2 , Vzz
략 제너다이오드 의 항복 전압과 동일하다 다른 한편 가 보다 작을 경우 는 대D2 . , VA VD2 , Vzz
략 의 피크 전압과 동일하다VA . 
[0031] 잇점으로 공급은 상당한 고전압을 가진 전력 의 구동이 소자를 상당히 향, Vzz MOSFET
상시키고 그의 순방향 저항을 낮추게 한다 이는 변압기 상의 엑스트라 권선 또는 엑스트라 , . 
- 18 -
(3) 편 원고는 양 명 구 푸시 풀 증폭회 도체 스 단, -
개 에 도 차이가 있다고 주장 다 그러나 앞 구 요소 어신 생부에 . 2
살펴본 마찬가지 이 사건 항 명 구 요소 에 있어 도 나 푸쉬1 3, 4 -
풀 증폭회 또는 나 도체 스 단 구 다고 고 있지 않다 라. 
원고 이 부분 주장도 아들이지 않는다.
3) 차이 검토
다 과 같 이 양 명 구 차이 통상 자가 행 명 
부 쉽게 극복 없다.
가) 동 류 에 있어 류 다이 드보다 낮 압 강 (lower on-state voltage 
를 가지는 도체 스 트랜지스 류 다이 드를 체 해 는 drop) ( )
시 에 도체 스 를 열고 닫는 동 가 이다. 
나) 행 명 아래 명 재에 면 종래 에 는 차 회 어 신, 1
를 차 회 달함 써 차 회 도체 스 동 를 달 고2 2 , 
이 과 에 높 용과 잦 류 등 이 생했 것 보인다.
선행발명
[0006] 종래 기술의 어떤 동기 정류 회로는 제 차 측 제어 신호를 모니터하여 동기 트랜지스1 , 
터의 게이팅 을 동기화하도록 예를 들어 절연 경계면에 걸친 전력변환기의 제 차측으(gating) ( ) 2
로 상기 제어 신호를 전달한다 불행하게도 값비싸고 최적이 아닌 복잡한 회로가 회로의 제. , , 1
차 및 차부 사이에서 절연을 유지하도록 요구된다 예를 들면 광 절연체가 절연을 유지하2 . , - 
는데에 이용될 시에 바람직하지 않은 지연 및 예견할 수 없는 이득 변동이 시스템 내에서의 , 
에러를 유발시킨다.
[0007] 종래 기술의 다른 동기 정류 회로는 동기화 정보를 제 차 회로 트랜지스터로 전달시2
전력 공급을 위한 필요성을 줄인다.
- 19 -
다) 해당 과 해결 여 행 명 차 회 에 인 를 도입 고 인 2
양단 압 극 별 여 인 양단 압 이에 라 차 회 스스 어 2
신 를 생 는 구 채택 고 이 써 차 회 부 차 회 어 신, 1 2
를 달 지 않고도 용 안 인 동 를 달 있게 었다 즉 차 회. , ‘ 2
에 인 를 고 인 양단 압 극 별 여 어 신 를 생 게 
는 것 행 명 사상 핵심에 해당 다 그럼에도 통상 자가 행 명에’ . 
동 신 생 극 결 상 인 양단이 아닌 동 류 출 단
변경 다는 것 행 명 특 사상 핵심 해체 는 것에 해당 다.
라) 욱이 이 사건 항 명 동 류 를 어 는 극 별용 다이 드 가 1 Dd
동 류 출 극 별 여 동 류 어신 를 생 는 면 행 명 , 
구 동 류 출 압 를 다이 드 강 압 함(D1) VA [Vout + ]
써 크값에 회 가 진 지 않도 는 능 담당 다 양 명 구VA . 
이 쉽게 상 있 도 능이 동일 다고 보 도 어 다.
4) 고들 주장에 단
킬 부가적인 변압기 권선을 이용하여 여전히 절연 상태를 유지시킨다 그러나 그런 변압기는 , . , 
더욱 비용이 많이 들고 복잡하며 변압기 리세트 문제는 또한 유발된다, , . 
[0008] 따라서 본 분야에서는 순방항 전력 변환기내의 제 차 및 차 회로 간에 절연경계면에 , 1 2
걸쳐 동기화 정보를 전달한 광 결합기 또는 부가적인 변압기를 필요로 하지 않는 신규 동기 - 
정류 회로에 대한 필요성이 있다.
[0009] 종래 기술의 동기 정류 회로의 결점을 극복하기 위하여 본 발명은 변환기의 출력 인, 
덕터 양단의 전압을 모니터하고 한 트랜지스터가 다른 것이 오프 상태일시에 항상 온상태이, 
고 그리고 그 역으로 되도록 인덕터 전압의 전이 에 응답하여 트랜지스터를 선택적, (transition)
으로 게이트함으로써 발생된 자기 구동 게이트 신호를 제공한다" - " .
- 20 -
가) 이에 여 고들 행 명 도면 인 양단 압 과 동 류 , 1 VL
출 압 극 이 같 에 입 노드에 노드 쉽게 VA (40) Vout VA 
변경 있다고 주장 다.
그러나 행 명 단락과 도면 과 동작 보면[0021], [0022] 4 VL VA , 동
류 출 압 는 사이에 항상 양 압 갖는 면 인 양단 VA 0~VA , 
압 과 양 압 사이에 변동 다 이처럼 극 이 다르다VL . VA VL .
나아가 고들 주장과 같이 입 만 단 히 노드에 (40) Vout 
노드 변경 경우 아래 도면과 같이 항 과 다이 드 이 직 연결 는 VA , R1 D1
회 가 고 해당 회 는 다이 드 압강 인해 동작 없게 다, D1 .
라 행 명 입 노드에 노드 단 히 변경 는 Vout VA 
선행발명
도 도 의 동작 파형도 주요 파형 발췌[ 4. 1 ] ( )
준비서면 면(‘23.4.17., 11 )
- 21 -
것만 는 차이 극복 있다고 보 어 고 행 명 입 , (40)
노드에 노드 변경 해 는 행 명 회 상당 부분이 변경 어Vout VA 
야 것 보인다 고들 이 부분 주장 아들이지 않는다. .
나) 또 고들 , 행 명 단락 근거 행 명에는 도[0003] MOSFET
통 차단 동작 류다이 드 압 극 에 라 어 어야 다는 사실이 명 히 나․
타나 있 므 행 명 다이 드 가 류다이 드 극 별 도 계를 변(D1)
경 충분 동 를 공 고 있다고 주장 다.
그러나 행 명 단락 종래 스 칭 공 회 에 압강 를 갖는 [0003] 
차 다이 드 신 압강 가 거 없는 트랜지스 즉 도면 트2 , 1 1, 2
랜지스 를 채용 겠다는 것이지 행 명 도면 동 류 출 압(S1, S2) , 1, 5 , 
즉 VA 극 별 는 다이 드를 채용 겠다는 미 보이지 않는다 행 명 . 
단락에 재 같이 다이 드 압값 다[0025], [0026] D1 Vsense [Vout + 
이 드 강 압 는 능 행 뿐 동 류 출 ] VA 또는 극 Vout 
별 는 것도 아니다 라 고들 이 부분 주장도 아들이지 않는다. .
선행발명
[0003] 동기 정류기를 채용한 공지된 순방향 스위칭 전력 공급 회로에 있어서, 제 차측 다2 
이오드는 더욱 저 온 상태 전압 강하 를 성취할 - (lower on-state voltage drop) 트랜지스터로 
교체된다. 다이오드가 애노드에서 캐소드로 전도했을 시에 트랜지스터는 채널 전력 (N-
에 대해 소스에서 드레인으로 전도하도록 바이어스 되어야 하고MOSFET ) 역으로 다이오드, , 
가 캐소드에서 애노드로 차단 했을 시에 드레인에서 소스로 전압을 차단하도록 게이(block)
트되어야 한다. 
[0025] 다이오드 는D1 잇점으로 전압 입력을 및 로 제한하는 이상의 한 다이오드 Q1 Q2 Vout 
강하 로 (drop) 에서의 전압을 제한Vsense 한다 따라서 회로는 의 피크값에서는 뒤로 발진. , VA
- 22 -
나. 이 사건 항 명 진보 부 여부2, 3, 4
이 사건 항 명 이 사건 항 명에 구 부가 거나 종속2, 3, 4 1
항 식 명이다 이 사건 항 명 진보 부 없는 이상 이 사건 . 1 , 
항 명 역시 진보 이 부 지 않는다2, 3, 4 . 
다. 소결
이 사건 에 항 명 행 명에 해 진보 이 부 지 않는다 이 결 1 4 . 
달리 이 사건 심결 법 다.
4. 결론
이 사건 심결 취소를 구 는 원고 청구는 이 있어 인용 다 . 
재 장 사 이 근
사 임경
되지 않는데 그 이유는 그런 피크값이 본 발명의 회로내에서 피드백되지 않기 때문이다 게, . 
다가 의 최대 익스커션 을 약 로 제한함으로써 트랜지스터는 가 Vsense (excursions) Vout , Vout
전압 이하일시에 즉 가 보다 작을 시 오프( , Vout 1 ) 되어 변환기의 개시 특성을 향상시킨다, .
[0026] 은 내지 을 구동하기 위한 구동 전압 즉 의 엑스트라 D1 Q1 Q6 ( , Vsense= Vout+ Vfdl)
다이오드 강하를 허용한다 그럼에도 불구하고 가 내지 에 대한 적당한 구동 전압. , Vout Q1 Q6
을 허용하지 않는 더욱 저출력이도록 설계될 경우 다이오드 의 캐소드는 에 접속될 , D1 Vzz
수 있다 따라서 더욱 고 전압은 내지 을 구동하도록 성취된다 즉. , Q1 Q6 ( , Vsense= Vzz+ VfD).
- 23 -
사 재